中国专利搜索 世界专利搜索 专利分类查询 专利引用检索 专利族检索
登陆 | |
专利服务机构展示
韦恩国际专利商标事务所
名飞扬知识产权
山东重诺律师事务所
浙江杭知桥律师事务所
展示投放可联系:soopat@soopat.com
【小贴士】当检索词为连续5个字或以上,为避免用户误操作而发生漏检,我们会进行适当拆分,比如输入 航天航空动力 ,会自动转换成 航天 AND 航空 AND 动力 来搜索。
因为不这么拆分,就意味着航天航空动力这6个字在专利文献里必须是连续存在的。那么类似《用于航空航天飞行器的动力推进装置》这样的专利就检索不到了。
但是拆分可能会带来一些你不需要的检索结果。如不需要自动拆分,只需在查询词上加英文单引号 ',比如输入 '航天航空动力',就不会再拆分开了。
当然,用户应尽量把检索词精简成最小单元,词与词空格隔开,避免检索词为连续5个字以上(除非是确有必要)。

[发明] 具有后台参考定位和局部参考定位的方法和装置 - 201780059770.5
审中-实审

申请人:美高森美解决方案美国股份有限公司 - 申请日:2017-07-25 - 主分类号:G11C29/50(2006.01)I
分类号:G11C29/50(2006.01)I G11C29/12(2006.01)I G11C29/44(2006.01)I G11C29/46(2006.01)I G11C29/52(2006.01)I G11C29/04(2006.01)I G11C29/26(2006.01)I G11C16/34(2006.01)I G11C16/26(2006.01)I G11C11/56(2006.01)I
摘要:公开了一种用于减少存储器控制器的等待时间的非易失性存储器系统、非易失性存储器控制器和方法。在关闭块处发生耐久性事件、保留定时器事件或读取干扰事件之际,在偏移下执行对该关闭块的每个页面群的代表性页面的后台读取,以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合。当使用特性被确定为满足使用特性阈值时,读取电路使用阈值电压移位读取指令来执行后续主机请求的读取,并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行对关闭块的页面的读取。
同族[11]:US10157677B2 - US10283215B2 - US10291263B2 - US2018033490A1 - US2018033491A1 - US2018034485A1 ...  >>更多 - 什么是同族
引用[286]:US2002051501A1 - US2002129308A1 - US2002181438A1 - US2003033567A1 - US2003104788A1 - US2003225970A1 ...   
被引用[12]:US10152273B2 - US10157677B2 - US10230396B1 - US10236915B2 - US10283215B2 - US10291263B2 ...   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明] 一种低功耗双列直插式存储器及其增强驱动方法 - 201710841231.9
审中-实审
著录变更

申请人:深圳市江波龙电子有限公司 - 申请日:2017-09-18 - 主分类号:G11C5/02(2006.01)I
当前权利人:深圳市江波龙电子股份有限公司
分类号:G11C5/02(2006.01)I G11C5/14(2006.01)I G11C11/4074(2006.01)I G11C7/12(2006.01)N G11C7/18(2006.01)N G11C8/08(2006.01)N G11C8/14(2006.01)N G11C11/408(2006.01)N G11C11/409(2006.01)N
摘要:本发明适用于电子领域,提供了一种低功耗双列直插式存储器及其增强驱动方法,该存储器为可插拔双列直插式结构,兼容DDR内存接口,存储器基于低功耗内存芯片的DDR4 SO‑DIMM接口以信号完整性和电源完整性为原则做如下引脚分配:存储器的电源引脚和接地引脚通过对DDR4 SO‑DIMM接口的数据线、控制线和地址线的两端从新分配得到,使布线时数据线、控制线、地址线通过电源引脚和接地引脚隔离;存储器的电源引脚和接地引脚按一定的比例进行分配。本发明利用了现有的笔记本内存接口规格DDR4 SO‑DIMM,将LPDDR2/3/4定义在此接口规范上,实现低功耗、大容量以及即插即用的需求。
同族[1]:WO2019052061A1  >>更多 - 什么是同族
引用[4]:US2017255404A1 - CN102622330A - CN105900039A - CN207319696U   
被引用[1]:CN108665916A   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明] 选择性感测放大器的使能 - 201580035365.0
有权

申请人:桑迪士克科技有限责任公司 - 申请日:2015-07-02 - 主分类号:G11C7/08(2006.01)I
分类号:G11C7/08(2006.01)I G11C7/10(2006.01)I G11C7/14(2006.01)I G11C8/12(2006.01)I G11C13/00(2006.01)I G11C16/08(2006.01)I G11C16/26(2006.01)I G11C16/28(2006.01)I
摘要:一种方法包括,在数据存储装置中接收读取命令以读取存储器的字线的一部分。该方法还包括决定字线的第一和最后储存元件以识别储存元件的组。该方法包括决定耦接到字线的多个感测放大器的第一组和第二组感测放大器。第一组感测放大器耦接到储存元件的组,并且第二组感测放大器耦接到字线的与第一储存元件的组不同的一个或多个储存元件。该方法包括通过施加读取电压到字线且提供感测使能信号到第一组感测放大器的每个感测放大器而禁用第二组感测放大器的每个感测放大器,读取数据。
同族[4]:US8988946B1 - WO2016007372A1 - DE112015003147T5 - CN106663461B  >>更多 - 什么是同族
引用[15]:US2006271748A1 - US2011157978A1 - US2012224421A1 - US2014010021A1 - US2014036590A1 - US2014063938A1 ...   
被引用[12]:US10061643B2 - US10572338B2 - US2015277770A1 - US2015332737A1 - US2017097859A1 - US2017103789A1 ...   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明授权] 用于基于动态的字线的三维存储器装置的配置的方法和系统 - 201580028593.5;106663043B
有权

申请人:桑迪士克科技有限责任公司 - 申请日:2015-05-14 - 主分类号:G06F11/10(20060101)
分类号:G06F11/10(20060101) G11C8/08(20060101) G11C11/56(20060101) G11C16/04(20060101) G11C16/10(20060101) G11C16/34(20060101) G11C29/02(20060101) G11C29/42(20060101) G11C13/00(20060101) G11C29/12(20060101) H01L27/115(20170101)
摘要:存储器控制器以第一配置来配置与3D存储器装置的各个块相关联的多个字线,其中所述第一配置包括至少部分基于每个字线相对于所述3D存储器装置的衬底的垂直位置而确定的用于所述多个字线的每个字线的一组配置参数,并且当所述多个字线配置在所述第一配置中时,将数据写入所述各个块并且从所述各个块读取数据。对于所述各个块,存储器控制器:响应于针对所述各个字线检测到第一触发条件,调整对应于所述多个字线的各个字线的各个组的配置参数中的第一参数,并且,在检测所述第一参数之后,将数据写入到所述各个字线并且从所述各个字线读取数据。
同族[9]:US2015347229A1 - US8891303B1 - US9898364B2 - WO2015183581A1 - EP3149744A1 - EP3149744B1 ...  >>更多 - 什么是同族
引用[169]:US2002024846A1 - US2002083299A1 - US2002152305A1 - US2002162075A1 - US2002165896A1 - US2003041299A1 ...   
被引用[42]:US10007462B1 - US10067828B2 - US10110255B2 - US10133664B2 - US10157098B2 - US10236908B2 ...   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[实用新型] 一种低功耗双列直插式存储器 - 201721200278.9
有权
著录变更

申请人:深圳市江波龙电子有限公司 - 申请日:2017-09-18 - 主分类号:G11C5/02(2006.01)I
当前权利人:深圳市江波龙电子股份有限公司
分类号:G11C5/02(2006.01)I G11C5/14(2006.01)I G11C11/4074(2006.01)I G11C7/12(2006.01)N G11C7/18(2006.01)N G11C8/08(2006.01)N G11C8/14(2006.01)N G11C11/408(2006.01)N G11C11/409(2006.01)N
摘要:本实用新型适用于电子领域,提供了一种低功耗双列直插式存储器,该存储器为可插拔双列直插式结构,兼容DDR内存接口,存储器基于低功耗内存芯片的DDR4 SO‑DIMM接口以信号完整性和电源完整性为原则做如下引脚分配:存储器的电源引脚和接地引脚通过对DDR4 SO‑DIMM接口的数据线、控制线和地址线的两端从新分配得到,使布线时数据线、控制线、地址线通过电源引脚和接地引脚隔离;存储器的电源引脚和接地引脚按一定的比例进行分配。本实用新型利用了现有的笔记本内存接口规格DDR4 SO‑DIMM,将LPDDR2/3/4定义在此接口规范上,实现低功耗、大容量以及即插即用的需求。
被引用[1]:WO2019052061A1   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明] 具有偏移消除的读出放大器和存储器装置 - 201911214606.4
审中-实审

申请人:三星电子株式会社 - 申请日:2017-10-23 - 主分类号:G11C5/02(20060101)
分类号:G11C5/02(20060101) G11C7/02(20060101) G11C11/4091(20060101) G11C11/4094(20060101) G11C11/4097(20060101) G11C5/06(20060101) G11C7/06(20060101) G11C11/408(20060101) G11C11/4096(20060101)
摘要:本申请提供一种存储器装置和读出放大器,读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中,第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域,第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧,第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间,并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中,可以掉换PMOS晶体管和NMOS晶体管的位置。
同族[11]:US10224093B2 - US10541022B2 - US10692565B2 - US2018182449A1 - US2019180811A1 - US2020118614A1 ...  >>更多 - 什么是同族
引用[21]:US2004027892A1 - US2006092738A1 - US2011051532A1 - US2013258793A1 - US2014233336A1 - US2015003644A1 ...   
被引用[3]:US10586586B1 - US10644004B2 - US2019252385A1   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明授权] 感测放大器局部反馈以控制位线电压 - 201480021568.X;105378850B
有权
著录变更
权利转移

申请人:桑迪士克科技有限责任公司 - 申请日:2014-05-21 - 主分类号:G11C16/24(20060101)
分类号:G11C16/24(20060101) G11C16/26(20060101) G11C11/56(20060101) G11C13/00(20060101) G11C7/06(20060101) G11C7/14(20060101) G11C7/04(20060101) G11C7/12(20060101)
摘要:描述了用于使用闭环反馈来对位线预充电的方法。在一种实施方式中,感测放大器可以包括用于在对连接至位线的存储器单元进行感测之前将该位线设置成读取电压的位线预充电电路。该位线预充电电路可以包括具有第一栅极和第一源极节点的为源极跟随器配置的第一晶体管,其中,第一源极节点电耦接至位线。通过施加从第一源极节点至第一栅极的局部反馈,可以减小位线建立时间。在一些情况下,可以基于从第一位线吸取的第一电流来确定施加至第一栅极的第一电压。从而,施加至第一栅极的第一电压可以取决于连接至位线的选中的存储器单元的传导率而随时间变化。
同族[7]:US2014347912A1 - US2016254048A1 - US9378814B2 - US9830987B2 - WO2014190046A1 - DE112014002532T5 ...  >>更多 - 什么是同族
引用[29]:US2007253255A1 - US2009257288A1 - US2010220535A1 - US201113323573A - US201113323703A - US2012147644A1 ...   
被引用[34]:US10026478B1 - US10096619B2 - US10134454B2 - US10170162B2 - US10192616B2 - US10269444B2 ...   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明授权] 用于低功率闪存存储器的电压模式感测 - 201380020309.0;104246895B
有权

申请人:美敦力公司 - 申请日:2013-03-01 - 主分类号:G11C16/28(2006.01)I
分类号:G11C16/28(2006.01)I G11C16/26(2006.01)I G11C7/08(2006.01)I G11C7/22(2006.01)I G11C7/14(2006.01)I G11C11/00(2006.01)I G11C17/12(2006.01)I G11C29/50(2006.01)I
摘要:电可擦除闪存存储器具有包括至少一行(24,44)存储器单元(10,30)的存储器阵列(50)。每个存储器单元具有数据状态。电压感测电路(54)选择性地耦合至存储器单元中的单独存储器单元并且配置成采用偏置电流和偏置电阻中的至少一个来偏置它们以读取所选单独存储器单元的数据状态。参考位线(66)向感测电路(54)提供所选位线(26)上的数据可被精确读取的指示。
同族[6]:US2013235663A1 - US9607708B2 - WO2013134053A1 - EP2823486A1 - EP2823486B1 - CN104246895A  >>更多 - 什么是同族
引用[19]:US2002181284A1 - US2003048665A1 - US2003161184A1 - US2004120193A1 - US2005169078A1 - US2005201169A1 ...   
被引用[11]:US10279168B2 - US10390720B2 - US10674928B2 - US2014140141A1 - US2015262692A1 - US9076557B2 ...   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明] 执行封装后修整的设备及方法 - 201580061008.1
审中-实审

申请人:美光科技公司 - 申请日:2015-11-09 - 主分类号:G11C7/20(2006.01)I
分类号:G11C7/20(2006.01)I G11C11/4072(2006.01)I G11C16/20(2006.01)I G11C29/02(2006.01)I G11C7/22(2006.01)N G11C11/4076(2006.01)N G11C11/4093(2006.01)N G11C16/06(2006.01)N G11C17/18(2006.01)N
摘要:存储器裸片可经堆叠以形成三维集成电路。举例来说,穿硅通孔TSV可允许信号垂直地穿过所述三维集成电路。本文中揭示执行存储器裸片的封装后修整的设备及方法,其在所述存储器裸片经堆叠之后有利地允许所述存储器裸片被修整,使得测试及修整特性相对接近实际上将遇到的情况。
同族[10]:US2016133310A1 - US9741403B2 - WO2016077248A1 - EP3218903A1 - EP3218903A4 - EP3218903B1 ...  >>更多 - 什么是同族
引用[62]:US2002051400A1 - US2002133769A1 - US2003031075A1 - US2003038649A1 - US2005041491A1 - US2005097383A1 ...   
被引用[3]:US9558851B2 - US9793008B2 - US9922729B2   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利

[发明] 用于闪存存储器系统的低功率操作 - 201680031307.5
审中-实审

申请人:硅存储技术公司 - 申请日:2016-04-26 - 主分类号:G11C16/28(2006.01)I
分类号:G11C16/28(2006.01)I G11C8/10(2006.01)I G11C16/10(2006.01)I G11C16/30(2006.01)I G11C16/08(2006.01)I G11C5/14(2006.01)N G11C16/32(2006.01)N G11C29/14(2006.01)N
摘要:本发明涉及一种用于闪存存储器系统中的低功率操作的电路和方法。在选择解码电路路径的所公开实施方案中,在省电或关闭模式期间使用上拉电路和下拉电路在某些输出节点处保存值,从而允许主电源关闭,同时仍然保持所述值。
同族[14]:US10141062B2 - US2016351267A1 - US2016351268A1 - US9672930B2 - WO2016195845A1 - EP3304553A1 ...  >>更多 - 什么是同族
引用[34]:US2002118576A1 - US2006000917A1 - US2006044907A1 - US2008106452A1 - US2008129345A1 - US2008259690A1 ...   
被引用[5]:US10515693B1 - US10534554B2 - US10580491B2 - WO2019074652A1 - TWI685848B   
  扉页 - 阅读 - 下载 - 法律状态 - 信息查询 - 同类专利
1 2 3 4 5 6 7 8 9 ...