搜索 分析 新世界 法规 图书 网址导航 更多
高级用户登录 | 登录 | |

适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法
审中-实审

申请号:201510787841.6 申请日:2015-11-17
摘要:本发明属于高清数字视频压缩编解码技术领域,具体为一种适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法。本发明使用4个深度为128,宽度为8像素宽度的静态随机存储器(SRAM),并将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块;将32×32大小的1/4图像处理块等分成16个8×8大小的1/64处理块;将8×8大小的1/64处理块等分成8个1×8大小的图像处理行;然后对各图像块处理的数据与各静态随机访问存储器中各存储单元地址之间建立对应的存储关系。使用本发明方法,无论访问的块大小为4×4,8×8,16×16还是32×32,无论访问的格式是按行输出还是按块输出,总是能够提供每周期32像素的吞吐率,从而以极低的硬件代价来达到极高的吞吐率。
申请人: 复旦大学
地址: 200433 上海市杨浦区邯郸路220号
发明(设计)人: 范益波 黄磊磊 刘淑君 曾晓洋
主分类号: H04N19/433(2014.01)I
分类号: H04N19/433(2014.01)I H04N19/625(2014.01)I H04N19/122(2014.01)I
  • 法律状态
2016-11-16  实质审查的生效 IPC(主分类):H04N 19/433申请日:20151117
2016-03-02  公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
  • 其他信息
主权项  ?一种适用于HEVC标准的基于SRAM的DCT输入输出数据缓存方法,其中使用4个深度为128、宽度为8像素宽度的静态随机存储器;首先,将64×64大小的图像处理块等分成4个32×32大小的1/4图像处理块,每个图像处理块的标号用符号nQLCU表示,序号以光栅顺序记录,从0计数;将32×32大小的1/4图像处理块等分成16个8×8大小的1/64处理块,每个图像处理块的标号用符号nBlock表示,序号以光栅顺序记录,从0计数;将8×8大小的1/64处理块等分成8个1×8大小的图像处理行,每个图像处理行的标号用符号nRow表示,序号依次向下,从0计数;于是,每个图像处理行的完整表示方式是nQLCU?nBlock?nRow;每个静态随机访问存储器的标号用符号bank表示,从0计数;每个静态随机访问存储器的地址用符号addr表示,从零计数;于是,每个存储单元的完整表示方式是bank?addr?;根据上述标号定义,各图像块处理的数据与各静态随机访问存储器中各存储单元地址之间对应的存储关系,即具体映射公式如下:当nRow%4等于0时,bank?=?(nBlock+0)%4当nRow%4等于1时,bank?=?(nBlock+2)%4当nRow%4等于2时,bank?=?(nBlock+1)%4???????????(1)当nRow%4等于3时,bank?=?(nBlock+3)%4addr?=?32×nQLCU+8×[nRow/4]+nBlock此处,符号“%”表示取余,符号“[]”表示取整,且向采用下取整的方式。
公开号  105376582A
公开日  2016-03-02
专利代理机构  上海正旦专利代理有限公司 31200
代理人  陆飞 盛志范
颁证日  
优先权  
国际申请  
国际公布  
进入国家日期